摘要：針對分段電流舵數/模轉換器(Digital-to-Analog Converter,DAC),通過理論分析和推導,研究電流源陣列系統失配誤差和寄生效應對非線性的影響,采用電流源陣列Q^N旋轉游走版圖布局方案,能夠減小電流源系統失配的一次誤差,而且版圖布線簡單,由寄生效應引起的電流源失配較小,利于DAC非線性的優化.基于0.18μm CMOS,采用"6+4"的分段結構,設計了一種10位500MS/s分段電流舵DAC,流片測試結果表明,在輸入頻率為1.465MHz,采樣速率為500MS/s的條件下,無雜散動態范圍(Spurious Free Dynamic Range,SFDR)為64.9dB,有效位數(Effective Number of Bits,ENOB)為8.8 bit,微分非線性誤差(Differential Non-linearity,DNL)和積分非線性誤差(Integral Non-linearity,INL)分別為0.77LSB和1.12LSB.
注：因版權方要求，不能公開全文，如需全文，請咨詢雜志社
