摘要：設計了一種應用于物聯網芯片的極低功耗電壓基準源。由于漏致勢壘降低(Drain-Induced Barrier Lowering,DIBL)效應,柵致漏極泄漏(Gate-Induced Drain Leakage,GIDL)效應及柵-漏電容饋通效應的影響,傳統的基于MOS管漏電流的皮安級電壓基準源雖然可以實現較低的溫度系數,但是線性調整率及電源抑制比(Power Supply Rejection Ratio,PSRR)過低,大大限制了其在具有高電源噪聲的物聯網芯片中的應用。在傳統的雙MOS管電壓基準源基礎上,基于0.18μm CMOS工藝,設計了一種新型的自穩壓五MOS管電壓基準源。Spectre仿真結果顯示,0~120℃范圍內,該自穩壓五MOS管電壓基準源的平均溫度系數為39.2 ppm/℃;電源電壓1.0~2.0 V范圍內,該電壓基準源的線性調整率為33.4 ppm/V;負載電容3 pF情況下,該電壓基準的PSRR性能為-9 dB@0.01 Hz及-62 dB@100 Hz。另外,在該0.18μm CMOS工藝下,該電壓基準的電流消耗僅為59 pA@27℃,版圖面積僅為5 400μm^2。